2018年12月12日，中國(guó)存儲(chǔ)與數(shù)據(jù)峰會(huì)，存儲(chǔ)可靠性與測(cè)試技術(shù)論壇上，華中科技大學(xué)副教授吳非老師為我們帶來(lái)了《3D CT閃存性能和可靠性分析和優(yōu)化方法研究》的主題演講。主要內(nèi)容為3D堆疊閃存機(jī)理分析，3D CT閃存性能特性和可靠性特性分析，以及快速擬合讀參考電壓優(yōu)化讀性能方法。而站在CT隊(duì)列的代表方則主要有東芝，三星，SK海力士，長(zhǎng)江存儲(chǔ)等。

以下為演講實(shí)錄：

現(xiàn)在的3D閃存有兩種組織架構(gòu)，F(xiàn)loating Gate（浮柵）和Charge Trap（電荷捕獲）。我今天主要分享關(guān)于Charge Trap目前的可靠性。

華中科技大學(xué)的存儲(chǔ)研究極具歷史性，我們的前輩從六十年代開(kāi)始就從事硬盤(pán)到SSD到各種存儲(chǔ)系統(tǒng)，海量的存儲(chǔ)系統(tǒng)和云存儲(chǔ)，到今天的各種微型存儲(chǔ)器研究，科研隊(duì)伍達(dá)到500人，甚至超過(guò)了一些中型企業(yè)的人數(shù)。

首先來(lái)看一下閃存。兩年前，我們基本上切換到了3D堆疊的閃存模式，3D NAND包含兩大陣營(yíng)，陣營(yíng)一以英特爾和美光為代表，采用的是Floating Gate（浮柵）型3D堆疊閃存，陣營(yíng)二以東芝、三星，SK海力士和我國(guó)的長(zhǎng)江存儲(chǔ)為代表，他們采用的是Charge Trap（電荷捕獲）結(jié)構(gòu)。

其中，兩種結(jié)構(gòu)的本質(zhì)區(qū)別是Charge Trap的結(jié)構(gòu)明顯可以看到中間的存儲(chǔ)層很薄，而Floating Gate存儲(chǔ)層特別厚，原因在于采用Floating Gate的結(jié)構(gòu)是一個(gè)導(dǎo)體，上下兩層有兩個(gè)絕緣體構(gòu)成了氧化層，我們是將電子存在浮柵層里，而Charge Trap中間的存儲(chǔ)層，我們成為電荷捕獲效應(yīng)，是一個(gè)絕緣體，我們知道一個(gè)絕緣體的好處在于其電荷存儲(chǔ)進(jìn)去就像一個(gè)網(wǎng)狀結(jié)構(gòu)，電子就被網(wǎng)住不容易出來(lái)，因此相對(duì)來(lái)說(shuō)，Charge Trap結(jié)構(gòu)的可靠性會(huì)更好一些。

Floating Gate的存儲(chǔ)層更薄，原因還在于它是一個(gè)導(dǎo)體的形式，隨著我們對(duì)它的寫(xiě)入次數(shù)增加，這個(gè)層會(huì)被磨的越來(lái)越薄，因?yàn)槭菍?dǎo)體，它就會(huì)像形成一個(gè)通路一樣，電荷很容易泄露，我們的數(shù)據(jù)就沒(méi)有辦法在里面正常的存儲(chǔ)，因此Floating Gate的耐久性和Charge Trap比起來(lái)，會(huì)更差。

而Charge Trap因?yàn)槭墙^緣體，像一個(gè)漁網(wǎng)一樣的，電荷被網(wǎng)進(jìn)以后，不容易跑出，因此這種結(jié)構(gòu)，電荷易進(jìn)不易出，耐久性就會(huì)好一些。但Charge Trap也有它的問(wèn)題，它的數(shù)據(jù)保持特性（性能指標(biāo)）更差，稍后我們來(lái)看一下原因。

我們知道數(shù)據(jù)是基礎(chǔ)，存儲(chǔ)是基石。為了滿(mǎn)足大數(shù)據(jù)時(shí)代的需求，我們要讓存儲(chǔ)容量越大越好，再看今天我們構(gòu)建的大容量存儲(chǔ)芯片，實(shí)際上我們只做了三件事：

1.把“房子”越蓋越高。采用了3D堆疊的方式。

2.“房間”里坐的人越來(lái)越多，一個(gè)單元存儲(chǔ)多個(gè)bit。

3.把“墻”越做越薄，制程工藝越來(lái)越小，帶來(lái)的問(wèn)題就是串?dāng)_越來(lái)越嚴(yán)重。

而從系統(tǒng)和設(shè)備角度出發(fā)，我們要構(gòu)建一個(gè)可靠的設(shè)備或存儲(chǔ)介質(zhì)，必須要清晰地理解這個(gè)介質(zhì)的不可靠性究竟是如何產(chǎn)生的？

現(xiàn)在我們來(lái)看一下針對(duì)Charge Trap結(jié)構(gòu)的3D閃存。我們對(duì)它從性能角度上進(jìn)行了完整性測(cè)試。從測(cè)試的結(jié)果來(lái)看，性能上無(wú)外乎是讀寫(xiě)擦三件事，從它的編程特性來(lái)看，隨著P/E Cycle（Program/Erase,編程和擦除周期）的增加，其延遲是越來(lái)越小的。

原因是我們?cè)?D閃存的編程里是一個(gè)隧穿效應(yīng)，電子更容易進(jìn)去了，因此它的編程延遲就更小。而從擦除特性看，它的電荷是易進(jìn)不易出，Charge Trap結(jié)構(gòu)，實(shí)際上氧化層很薄，在寫(xiě)入過(guò)程中，又會(huì)產(chǎn)生額外的缺陷，就是導(dǎo)致了負(fù)電壓，我們知道，本來(lái)就加了一個(gè)很高的正電壓，有負(fù)電壓后正電壓變小，導(dǎo)致電荷更不容易出來(lái)，因此它的編程延遲變得越來(lái)越大。同時(shí)我們看到，這個(gè)特性呈現(xiàn)出了一個(gè)很強(qiáng)的階梯特性，前期只需要校驗(yàn)一次，后期要校驗(yàn)多次。

它的獨(dú)特在于讀取Lower page（低內(nèi)存頁(yè)）和upper page（高內(nèi)存頁(yè)）的延遲基本是一條直線(xiàn)，而它的middle page（中間頁(yè)）最慢，想知道讀取過(guò)程是怎么發(fā)生的，那么對(duì)于lower page和upper page，我們要讀兩次，而對(duì)于一個(gè)middle page我們有更多次的操作，因此中間頁(yè)的延遲會(huì)更大一些。

通過(guò)這些特性，我們知道了大概的趨勢(shì)。好處在于我們作為一個(gè)用戶(hù)在用的時(shí)候，比如大家用的手機(jī)，你會(huì)知道隨著你使用時(shí)間變長(zhǎng)，比如手機(jī)你用了半年以上，它的磨損度變大，你會(huì)覺(jué)得手機(jī)變慢。

現(xiàn)在，在手機(jī)變慢的過(guò)程里，我們的存儲(chǔ)存在很大的瓶頸問(wèn)題，根據(jù)測(cè)試過(guò)程中所產(chǎn)生的曲線(xiàn)拐點(diǎn)特性，實(shí)際上，我們是可以對(duì)閃存壽命做一些動(dòng)態(tài)預(yù)測(cè)的。

第二，我們看它的可靠性特征。我們發(fā)現(xiàn)Charge Trap和Floating Gate里，Charge Trap有一個(gè)新特性，我們稱(chēng)之為Fast DeTrapping(快速電荷釋放)，就是一個(gè)數(shù)據(jù)剛寫(xiě)入Floating Gate里，或者內(nèi)存頁(yè)的時(shí)候，我們會(huì)發(fā)現(xiàn)它前期的誤碼率上升非常非?？欤簿褪钦f(shuō)在一秒到十秒的時(shí)候，你的數(shù)據(jù)剛寫(xiě)進(jìn)去，你去讀，這個(gè)數(shù)據(jù)基本是不可用的特性。

我們來(lái)分析一下它的原因，實(shí)際上在Floating Gate內(nèi)部有一個(gè)節(jié)點(diǎn)松馳效應(yīng)，有一個(gè)電荷移動(dòng)，就導(dǎo)致了閾值電壓進(jìn)行很大的漂移，寫(xiě)進(jìn)去馬上讀是用自己的原始電壓，因此看上去錯(cuò)誤率會(huì)很高。

同時(shí)我們發(fā)現(xiàn)Charge Trap寫(xiě)入的時(shí)候，因?yàn)槲覀冋f(shuō)Trap是捕獲效應(yīng)，數(shù)據(jù)剛剛寫(xiě)進(jìn)，叫做shadow trap（影像捕獲），寫(xiě)入一個(gè)淺的區(qū)域，實(shí)際上電荷沒(méi)有鉤住，因此這時(shí)電荷很容易被泄露出去，它必須經(jīng)過(guò)一秒到十秒之后，才能寫(xiě)到存儲(chǔ)層里，這樣我們的電荷才是穩(wěn)定的狀態(tài)。因此，對(duì)于Charge Trap結(jié)構(gòu)最后有一個(gè)不可靠問(wèn)題，我們稱(chēng)之為Fast DeTrapping。

第二，研究可靠性時(shí)，我們關(guān)注兩個(gè)問(wèn)題——Endurance（耐久性）和，Read Disturb(讀串?dāng)_)的問(wèn)題，我們看一下誤碼率實(shí)測(cè)的圖，可以發(fā)現(xiàn)Charge Trap整個(gè)TLC的特性，如果我們只考慮耐久性，它的P/E Cycle（編程擦除周期）能支撐的次數(shù)其實(shí)已經(jīng)接近 2D的MLC特性，整個(gè)在空間分布上，不管是Floating Gate還是Charge Trap，在其內(nèi)部都會(huì)存在塊分布以及頁(yè)分布的不均衡的問(wèn)題，在測(cè)試的過(guò)程中，它最多的時(shí)候基本可以查到一個(gè)數(shù)量級(jí)的差別，如圖顯示，可能有的已經(jīng)到了10^-3,有的在10^-2指數(shù)關(guān)系上。

從整個(gè)P/E Cycle和EBER（過(guò)高誤比特率）來(lái)看，建模過(guò)程基本呈現(xiàn)指數(shù)級(jí)關(guān)系，而從總的耐久性來(lái)看（C）圖的時(shí)候，我們認(rèn)為它能支撐P/E Cycle的有兩個(gè)指標(biāo)，一個(gè)是原始誤碼率要低于5×10^-3，第二個(gè)是編程延遲，在數(shù)據(jù)往里寫(xiě)的時(shí)候，超過(guò)一定時(shí)間，就會(huì)給你一個(gè)程序，因此這個(gè)時(shí)候我們看到平均壽命的次數(shù)基本上與MLC持平。

第三個(gè)我們想研究的問(wèn)題，是編程過(guò)程中增加了電壓，我們實(shí)際上在編程配置時(shí)給它增加了電壓，這也增加了vpass電壓，會(huì)導(dǎo)致閾值電壓有一個(gè)漂移，這個(gè)漂移過(guò)程中，我們會(huì)看到整個(gè)閾值電壓是向右漂移的，而整個(gè)低狀態(tài)位受閾值電壓的左右更多一點(diǎn)。

當(dāng)你想從系統(tǒng)層次上彌補(bǔ)電壓漂移問(wèn)題的時(shí)候，在構(gòu)建模型時(shí)，要考慮它其實(shí)也是一個(gè)階梯性彌補(bǔ)的方式。

然后是Retention（數(shù)據(jù)保存時(shí)間）的問(wèn)題，它跟RBER（過(guò)高誤比特率）的關(guān)系，實(shí)際上是一個(gè)對(duì)數(shù)關(guān)系，我們會(huì)用AI的方法對(duì)這條線(xiàn)做擬合處理，就怕這條線(xiàn)是一個(gè)抖動(dòng)線(xiàn)，那么就很難用擬合的方法把這條線(xiàn)擬合出來(lái)，而對(duì)于Retention和RBER的對(duì)數(shù)關(guān)系，當(dāng)呈現(xiàn)非拐點(diǎn)線(xiàn)的情況下，我們就可以去把這條線(xiàn)用擬合的方法實(shí)現(xiàn)，目前我們實(shí)驗(yàn)室也做了對(duì)應(yīng)的研究工作，基本上可以把這條線(xiàn)全部擬合出來(lái)。

總結(jié)一下，從特性方面，與Floating Gate相比，Charge Trap的數(shù)據(jù)耐久性非常好，但數(shù)據(jù)保存時(shí)間不長(zhǎng)。第二，Charge Trap有一個(gè)典型問(wèn)題，從做控制器的層面來(lái)講，一定要把這一點(diǎn)避開(kāi)。第三個(gè)，編程和read disutrb都會(huì)使電壓向右漂移，Retention是向左漂移，為了能夠整個(gè)讀取性能進(jìn)行優(yōu)化，基于最小二乘快速擬合電壓的方法（吳教授該部分介紹目前暫不公開(kāi)），能有效地提高閃存的讀取性能，降低它的原始誤碼率。

崔歡歡