Lee表示，英特爾至強(qiáng)處理器C5500/C3500系列專為存儲(chǔ)基礎(chǔ)設(shè)施設(shè)計(jì)，集成了DMA引擎，可以支持?jǐn)?shù)據(jù)移動(dòng)的DMA以及RAID的增強(qiáng)（XOR/P+Q）。C5500/C3500在iSCSI處理/測(cè)試數(shù)據(jù)方面采用了CRC-32生成/校驗(yàn)，同其也支持伽羅瓦域乘法（Galois Field Multiply）和RAID6的XOR操作。他表示，這兩款產(chǎn)品在DMA傳輸上的速率能夠達(dá)到1MB。

在XOR/DMA方面，C5500/C3500通過(guò)軟件來(lái)創(chuàng)建描述源/目標(biāo)操作的描述符"鏈條"。包括描述符鏈中的每個(gè)部分可處理不同的操作。

"異步 DRAM 刷新（ADR）"是C5500/C3500保護(hù)DRAM中關(guān)鍵數(shù)據(jù)的一種方法。其工作原理是，當(dāng)電源故障引發(fā)外部針腳時(shí)，內(nèi)部"ADR 緩沖器"沖刷至 DRAM，內(nèi)存被置于"自我刷新"模式。內(nèi)存則由電池供電，以保存內(nèi)容。不過(guò)，Lee表示，ADR技術(shù)不能沖刷或保護(hù)處理器高速緩存，這也是一種有的放矢的做法。

Lee同時(shí)表示，采用ADR技術(shù)也需要考慮一些硬件考慮因素。這包括GPIOs/CPLD 用于記錄BIOS的ADR事件以及早期的 A/C 電源故障檢測(cè)、ADR進(jìn)入依賴于剩余的DC電量等等。其保存時(shí)間依賴于電池和內(nèi)存容量，最終目的是達(dá)到非節(jié)流DDR3條件下約20-50uS的保存時(shí)間。

在軟件方面，實(shí)現(xiàn)ADR同樣有一些考慮因素，比如說(shuō)內(nèi)存的劃分、同步以及恢復(fù)處理等等。用戶在操作中要注意不要擦除 DIMM中的數(shù)據(jù)。

C5500/C3500針對(duì)于存儲(chǔ)的專門性設(shè)計(jì)還包括"非透明橋（NTB）"。其支持通過(guò)PCI Express* 的冗余，"窗口"可面向遠(yuǎn)程控制器內(nèi)存，在4或8條通道下即可配置為 NTB。

在兩個(gè)CPU之間的數(shù)據(jù)傳輸并非直接進(jìn)行，而正是要通過(guò)NTB來(lái)連接。具體流程見下圖。

Lee總結(jié)了C5500/C3500 架構(gòu)的演進(jìn)，包括集成PCI Express Gen II和存儲(chǔ)特性、架構(gòu)可以縱向擴(kuò)展，可提供多種特性和性能選擇，滿足所有方面的需求、外部英特爾 QPI連接支持額外的PCIe I/O 擴(kuò)展、更高的內(nèi)存帶寬帶來(lái)更卓越的性能和可擴(kuò)展性以及更大的靈活性，根據(jù)特定使用情況使用內(nèi)部"非內(nèi)核"資源。英特爾同時(shí)提供廣泛的產(chǎn)品型號(hào)，滿足空間和散熱受限環(huán)境的需求，如存儲(chǔ)橋接塢（SBB）（見下圖）。

最后，Lee表示，C5500/C3500的幾點(diǎn)優(yōu)勢(shì)：

可以根據(jù)使用模式，靈活分配"非內(nèi)核資源""BIOS 配置"

持續(xù)的系統(tǒng)帶寬依賴于讀/寫比、QPI 協(xié)議開銷和IIO 請(qǐng)求率

硬件 RAID-6 流鏡像寫入性能預(yù)測(cè)可用于架構(gòu)權(quán)衡

在廣泛的企業(yè)工作負(fù)載中，延遲/帶寬性能平穩(wěn)

lixuyang

<pre id="70w0g"></pre>